

1、已知一个电路考虑PVT扰动存在的条件下，关键路径延时的最大值为 T_w 。如果打算在其中增加检错纠错机制，以把时钟周期降低为原来(T_w)的80%，假设每发生一次时序错误，就需要额外增加10个时钟周期用于纠错，请问：要使得改进后的系统的实际性能不低于原有系统，关键路径延时超过80% T_w 的概率应该小于多少？

设出现时序错误(关键路径延时超过80% T_w)的概率为 p

$$p \cdot 11 \cdot 80\% T_w + (1-p) 80\% T_w \leq T_w$$

$$p \leq 0.025$$

2、已知某65nm工艺，MOS管导通电流方程为： $I_{ds} = k \left(\frac{W}{L} \right) (V_{GS} - V_T)^2$ ，亚阈值漏电流方程为 $I_{ds} \approx I_0 \left(\frac{W}{L} \right) e^{\frac{V_{GS}-V_T}{n\phi_T}}$ （忽略了 V_{ds} 的影响），对于NMOS工艺增益因子 $k_n=150\mu A/V^2$ ， $I_{0n}=10nA$ ，PMOS工艺增益因子 $k_p=80\mu A/V^2$ ， $I_{0p}=6nA$ ，两种器件的阈值电压的绝对值都等于0.4V，亚阈值栅耦合系数 $n=1.5$ ，反相器NMOS尺寸为100nm/65nm，PMOS尺寸为200nm/65nm，请计算：

(1) 如果电源电压等于0.5V，当电源电压存在10%的扰动时，由此引起的反相器的延时相对扰动为多少？

3.

$$1) V_{DD}=0.5V > V_T, I_{on} = k \frac{W}{L} (V_{GS} - V_T)^2$$

$$t_p = \frac{C_L V_{DD}}{I_{on}}, \quad \sigma(t_p) = \frac{\partial t_p}{\partial V_{DD}} \sigma(V_{DD})$$

$$\sigma(t_p) = C_L \left(\frac{1}{I_{on}} \cdot \frac{\partial I_{on}}{\partial V_{DD}} + V_{DD} \frac{\partial (1/I_{on})}{\partial V_{DD}} \right) \sigma(V_{DD})$$

$$= C_L \left(\frac{1}{I_{on}} - \frac{1}{I_{on}^2} g_m V_{DD} \right) \sigma(V_{DD})$$

$$\frac{\sigma(t_p)}{t_p} = \frac{C_L \left(\frac{1}{I_{on}} - \frac{1}{I_{on}^2} g_m V_{DD} \right) \sigma(V_{DD})}{C_L V_{DD} / I_{on}}$$

$$= \left(1 - \frac{1}{I_{on}} g_m V_{DD} \right) \frac{\sigma(V_{DD})}{V_{DD}}$$

$$= \left(1 - \frac{2V_{DD}}{V_{DD} - V_T} \right) \frac{\sigma(V_{DD})}{V_{DD}}$$

$$= \left(1 - \frac{2 \times 0.5}{0.1} \right) \times 10\%$$

$$= -90\%$$

2、已知某65nm工艺，MOS管导通电流方程为： $I_{ds} = k \left(\frac{W}{L} \right) (V_{GS} - V_T)^2$ ，亚阈值漏电流方程为 $I_{ds} \approx I_0 \left(\frac{W}{L} \right) e^{\frac{V_{GS} - V_T}{n\phi_T}}$ （忽略了 V_{ds} 的影响），对于NMOS工艺增益因子 $k_n = 150 \mu A/V^2$ ， $I_{0n} = 10 nA$ ，PMOS工艺增益因子 $k_p = 80 \mu A/V^2$ ， $I_{0p} = 6 nA$ ，两种器件的阈值电压的绝对值都等于0.4V，亚阈值栅耦合系数 $n = 1.5$ ，反相器NMOS尺寸为100nm/65nm，PMOS尺寸为200nm/65nm，请计算：

(2) 如果电源电压等于0.3V，当电源电压存在10%的扰动时，由此引起的反相器的延时相对扰动为多少？

$$(2) \quad V_{DD} = 0.3V < V_T. \quad I_{0n} = I_0 \frac{W}{L} e^{\frac{V_{GS} - V_T}{n\phi_T}}$$

$$g_m = \frac{\partial I_{0n}}{\partial V_{GS}} = \frac{1}{n\phi_T} I_0 \frac{W}{L} e^{\frac{V_{GS} - V_T}{n\phi_T}} = \frac{1}{n\phi_T} I_{0n}$$

$$\frac{\nabla(t_p)}{t_p} = \left(1 - \frac{1}{I_{0n}} g_m V_{DD} \right) \frac{\nabla(V_{DD})}{V_{DD}}$$



$$= \left(1 - \frac{1}{n\phi_T} V_{DD} \right) \frac{\nabla(V_{DD})}{V_{DD}}$$

$$= \left(1 - \frac{0.3V}{1.5 \times 26mV} \right) \times 10\%$$

$$= -67\%$$

3、一个反相器驱动一条长度为 L 的M1层的互连线，已知该段导线的寄生电感可以忽略，单位长度的寄生电阻为 $R/10$ ，互连线与衬底、相邻导线、上层金属之间都存在寄生电容，单位长度的寄生电容的大小和周围导线的情况如下图（横截面图）所示，假设驱动反相器的输出电阻为 R ，反相器自身的本征电容为 $0.2C$ ，请计算反相器传播延时的最大值和最小值。

（提示：请考虑串扰对延时的影响）



$$t_p = 0.69R \cdot 0.2C + 0.69RC_w L + 0.38 \frac{R}{10} C_w L^2$$

$$C_{w,max} = 2C + C + 6C + 2C = 11C$$

$$C_{w,min} = 2C + C = 3C$$

$$t_{p,max} = 0.138RC + 7.59RCL + 0.418RCL^2$$

$$t_{p,min} = 0.138RC + 2.07RCL + 0.114RCL^2$$

4、已知一段导线的特征阻抗为50 ohm，电磁波通过该导线的波速为 $1.5 \times 10^8 \text{m/s}$ ，单位长度电阻为 $0.1 \text{ ohm}/\mu\text{m}$ ，单位长度寄生电容为 $1 \text{ fF}/\mu\text{m}$ ，输入信号的翻转时间是 2.3 ps ，驱动逻辑门的传播延时为 0.7 ps ，如果导线长度是 $500 \mu\text{m}$ ，通过定量计算说明计算该导线上的信号延时应该采用何种互连线模型？

由已知条件可得：

信号翻转时间 $t_{tr}=2.3 \text{ ps}$

$R=rL=0.1 \times 500=50 \text{ ohm}$

$C=cL=1 \times 500=500 \text{ fF}$

$t_{flight}=L/v=500 \times 10^{-6}/1.5 \times 10^8=3.33 \times 10^{-14} \text{ s}=3.33 \text{ ps}$

$Z_0=50 \text{ ohm}$

分析：

1. $RC=50 \text{ ohm} \times 500 \text{ fF}=25 \text{ ps} > t_{tr}$ ，因此互连线延时不可忽略。

2. $R < 5Z_0$ 且 $t_{tr} < 2.5 t_{flight}$ ，所以需要考虑传输线模型；

3. 又 $R > Z_0/2$ ，因此还需要考虑寄生电阻的影响；

综上所述，应采用有损传输线模型。



集总 低速短导线

分布：高 长

$t_r < RC$ $R \gg 2Z_0$



传输线：高 短

$t_r < 2.5 t_{flight}$ $R < 5Z_0$

1、请分析基于传输管（开关）的交叉开关(crossbar)和基于2选1MUX的交叉开关数据传播延时和连接的通信节点数N之间的关系，——用关于N的复杂度表示，例如，如果和N为平方关系，则为 $O(N^2)$ 。注意，考虑输入端和输出端存在驱动器的情况，假设所有通信节点的输入和输出驱动器相同。

基于传输管实现

$t=O(N)$



总延时 $t = t_{Li-U} + t_{U-Y}$ ，其中 t_{Li-U} 为反相器链延时。

$$t_{U-Y} = 0.69 R_d (C_{int} + N \cdot C_t) + (R_d + R_t) (N C_o + N C_t) \cdot 0.69$$

$$= 0.69 R_d (C_{int} + 2N \cdot C_t) + 0.69 R_t (N C_o + N C_t)$$

$$\text{则 } t = \frac{t_{Li-U}}{t_1} + \frac{0.69 R_d (C_{int} + 2N C_t) + 0.69 R_t (N C_o + N C_t)}{t_2}$$


优化 t_1 ： $F = \frac{2N C_t}{C_{g1}}$ ，其中 C_{g1} 为第1级反相器输入电容，优化后的 t_1 ：

$$\hat{t}_1 = (k + 4k) t_{p0}, \quad k = \log_4 F = \log_4 (2N C_t / C_{g1}) \Rightarrow \hat{t}_1 = 5 t_{p0} k = 5 t_{p0} (\log_4 (2N) + \log_4 (C_t / C_{g1}))$$


$$\therefore \hat{t}_1 = O(\log_4 N), \quad t_2 = O(N)$$

设传输管导通电阻为 R_t ，源/漏端电容为 C_t ，输出端输入电容为 C_o

等效电路：



1、请分析基于传输管（开关）的交叉开关(crossbar)和基于2选1-MUX的交叉开关数据传播延时和连接的通信节点数N之间的关系，——用关于N的复杂度表示，例如，如果和N为平方关系，则为O(N²)。注意，考虑输入端和输出端存在驱动器的情况，假设所有通信节点的输入和输出驱动器相同。



路径归一化延时

$$\begin{aligned}
 D &= (k - \log_2 N) + \log_2 N \cdot p_{mux} + 4 \cdot k \\
 &= 5k - \log_2 N + \log_2 N \cdot p_{mux} \\
 &= 5(\log_2 N \cdot \log_4 g_{mux} + \log_4 N + \log_4 F) + (p_{mux} - 1) \log_2 N \\
 &= O(\log_2 N) \\
 \therefore t &= O(\log_2 N)
 \end{aligned}$$

设优化后整个路径共 k 级，有 $F = \frac{C_o}{C_{g1}}$ ，MUX 的单元延时为 p_{mux} ，逻辑努力 g_{mux} 。


因 x 点存在分支，分支努力 $b = N$ ，则路径努力

$$\begin{aligned}
 H &= GBF = g_{mux}^{\log_2 N} \cdot N \cdot \frac{C_o}{C_{g1}}, \quad k = \log_4 H = \log_4 (g_{mux}^{\log_2 N} \cdot N \cdot \frac{C_o}{C_{g1}}) = \log_4 F \\
 k &= \log_4 H = \log_4 (g_{mux}^{\log_2 N} \cdot N \cdot \frac{C_o}{C_{g1}}) = \log_2 N \cdot \log_4 g_{mux} + \log_4 N + \log_4 F
 \end{aligned}$$

基于MUX实现

$$t = O(\log N)$$


2、写出下面电路对应的输出布尔表达式：



$$k3k2k1k0 = 1010$$

$$F = AB + \bar{A}B = B$$

3、下面电路的逻辑功能是什么？它属于有比逻辑还是无比逻辑？




A=0, B=0时, Y=1
A=1, B=1时, Y=0
A=1, B=0时, Y=0
A=0, B=1时, Y=0

$$Y = \overline{A+B} = \overline{A} \cdot \overline{B}$$

有比逻辑，当A、B只有一个为1时，NMOS强于PMOS，低电平与尺寸有关。

(一)

右图是SSDL (Sample-Set Differential Logic) 逻辑的结构示意图，SSDL是灵敏放大器逻辑的一种，用于把小摆幅的差分信号放大成大摆幅的输出信号。图中的信号 ϕ 是时钟信号，逻辑门差分输入、差分输出，在时钟的控制下电路的工作分为两个相位，依次是sample相位 ($\phi=0$ ，用于记录输入信号的差分) 和set相位 ($\phi=1$ ，将输出信号的差分放大到全摆幅)。




1. 请说出SSDL逻辑的一种用途；

长距离信号传输中，采用降摆幅技术可以减少功耗和延时，SSDL可以作为信号的接收端逻辑

说点什么... <

(一)

右图是SSDL (Sample-Set Differential Logic) 逻辑的结构示意图, SSDL是灵敏放大器逻辑的一种, 用于把小摆幅的差分信号放大成大摆幅的输出信号。图中的信号 ϕ 是时钟信号, 逻辑门差分输入、差分输出, 在时钟的控制下电路的工作分为两个相位, 依次是sample相位 ($\phi=0$, 用于记录输入信号的差分) 和set相位 ($\phi=1$, 将输出信号的差分放大到全摆幅)。




3. 请指出图中阴影部分电路的作用

阴影部分是一个锁存灵敏放大器, 作用是把X和X的电位差被放大到全摆幅

(二)

下图的静态寄存器, 假设原始状态 $Q=1$, 时钟上升沿到之前 $D=0$ 。为了使得时钟上升沿到达之后, Q的状态正确改变, I_1 、 T_2 、 I_4 的晶体管尺寸应该满足什么条件? 请列出相应晶体管尺寸系数的关系不等式。

假设单位尺寸NMOS管的等效导通电阻等于 R , 单位尺寸PMOS管的等效导通电阻等于 $2R$ (粗略估计, 可以认为的传输管的导通电阻与反相器中的相同尺寸晶体管一致), 近似认为 I_3 的输出只有在输入电压超过 $V_{dd}/2$ 时才翻转。
(注: CMOS传输门中NMOS和PMOS尺寸相等, 整体的并联导通电阻可以用NMOS的电阻近似)



$$\frac{R}{S_4} > \frac{R}{S_1} + \frac{R}{S_2}$$


$$\frac{1}{S_4} > \frac{1}{S_1} + \frac{1}{S_2}$$

(三)

下图是一个上升沿触发的剃须刀型检错触发器，如果时钟信号（CLK）的周期为10ns，CLK 高电平时间为 4ns，忽略 Main FF 和 Shadow Latch 的建立时间、传播延时等时序参数的影响，则

(1) 此触发器的建立时间和保持时间分别等于多少？

(2) 如果已知时钟偏差范围为± 0.5ns，绝对时钟抖动为 0.1ns，以它为采样寄存器，一个普通触发器作为发射寄存器的时序路径的延时允许的波动范围是什么（即最大延时和最小延时各是多少）？



答案:

(1)

Setup=-4ns, hold=4ns

(2)

Tmax=10ns+4ns-0.5ns-2*0.1ns=13.3ns

Tmin=4ns+0.5ns+2*0.1ns=4.7ns

时序路径延时变化的范围不能超出4.7ns~13.3ns范围。

(一)

已知对一个数字电路最坏情况下绝对时钟抖动 $t_{jitter}=0.05ns$ ，假设布线后可能的最大时钟偏差绝对值 $t_{skew}=0.3ns$ ，要求最高时钟频率大于等于400MHz，其中一级流水线电路逻辑部分的最长延时 $t_{logic}=1ns$ ，污染延时 $t_{logi, cd}=0.1ns$ 。两端寄存器的建立时间 $setup=0.5ns$ ，维持时间 $hold=0ns$ ，传播延时 $t_{clk-q}=0.4ns$ ，污染延时 $t_{clk-q, cd}=0.2ns$ 。

请回答下列问题：

(1) 定量说明考虑最坏情况时，这段电路是否能够保证满足性能要求；

$$t_{clk-q} + t_{logic} + setup < T - t_{skew} - 2 t_{jitter}$$

$$0.4+1+0.5 < 2.5-0.3-0.1 \quad \text{满足}$$

(2) 考虑最坏情况，这段电路会不会出现竞争（即hold错误）？

$$t_{clk-q, cd} + t_{logi, cd} > hold + t_{skew} + 2 t_{jitter}$$



$$0.2+0.1 > 0+0.3+0.1 \quad \text{不满足，会出现hold错误}$$

(二)

下图是一个4X4的Wallace tree乘法器的部分积累加部分的结构图， $X(x_3x_2x_1x_0)$ 是被乘数， $Y(y_3y_2y_1y_0)$ 是乘数， Z 是积。设半加器(HA)和全加器(FA)的所有输入到输出端的延时都等于 t ，由输入得到每个部分积的时间也等于 t 。

(1) 如果采用行波进位传播加法器作为最终相加加法器，请写出原始输入到乘积(z_7-z_0)各位的延时。

(2) 优化设计：请以HA、FA和多路选择器(MUX)构成一个最小规模的进位选择加法器来实现最终相加，并使得整个乘法器的传播延时最短，假设MUX的延时也等于 t 。




(三)

下图为一位加法器的逻辑图，其中 AND 门、OR 门的延时为 a ，XOR 门的延时为 b 。现由这样的一位加法器构成 N 位逐位进位加法器，如果最低位加法器的进位输入与各位加数同时到达，求完成一次 N 位加法运算时

- (1) 产生最终所有“和”位所需要的时间。
- (2) 产生最终“进位输出”所需要的时间。
- (3) 为使产生最终所有“和”位所需要的时间等于产生最终“进位输出”所需要的时间， a 和 b 之间应满足什么关系？

注意：最低位的进位输入与加数、被加数 (x, y) 同时到达。



$$(1) b + 2a(N - 1) + b = 2a(N - 1) + 2b$$

$$(2) b + 2aN$$

$$(3) b = 2a$$